ASIC, FPGA (ПЛИС), IP.
Полный цикл. От разработки до изготовления

Компания «Дизайн-Центр «Система» является специализированным дизайн-центром в УрФО по разработке интегральных микросхем.

Специалисты компании имеют более чем 15-летний опыт разработки интегральных микросхем и владеют полным маршрутом проектирования от разработки технического задания до получения заказчиком готовых микросхем, включая все этапы FrontEnd и BackEnd проектирования, UVM верификации и работы с кремниевыми фабриками-изготовителями.

Основные сферы профессиональной деятельности

  • Отказоустойчивые системы
    • Разработка систем с множеством вычислителей, объединенных каналами связи или локальными шинами, обеспечивающих резервирование вычислительных ресурсов и каналов связи.
    • Разработка систем с разной кратностью резервирования: трехканальных с мажоритацией, трех- (и более-) канальных с голосованием, двухканальных с голосованием, а также систем со смешанной кратностью резервирования и с возможностью управления кратностью резервирования.
    • Разработка систем, обеспечивающих выполнение требований по стойкости к одной возможной неисправности.
    • Разработка интегральных микросхем с доменной структурой питания и доменами тактовых частот, поддерживающих горячее и холодное резервирование. Использование помехоустойчивого кодирования в каналах связи.
    • Использование кодов коррекции ошибок при работе с запоминающими устройствами. Фоновое восстановление информации в запоминающих устройствах.
    • Проектирование и сопровождение изготовления микросхем с использованием радиационно-стойких технологических процессов.
  • Беспроводные каналы связи на основе стандарта Wi-Fi IEEE 802.11ah
    • Разработка блоков цифровой обработки для беспроводных каналов связи WLAN оборудования промышленной автоматизации с повышенными требованиями по безопасности на сравнительно больших расстояниях (864 МГц, от 150 кб/с до 4 мб/с, с дальностью до 4км).
    • Разработка физического уровня PMD (цифровая обработка I- и Q- сигналов) в OFDM беспроводных сетях: детектирование начала кадра, компенсация временного сдвига, компенсация фазового сдвига, компенсация внутриканального искажения сигнала; поддержка различных схем модуляции (BPSK, QPSK, QAM16, QAM64, QAM256).
    • Разработка уровня PLCP: скремблирование, перемежение, помехоустойчивое сверточное кодирование (кодовая скорость 1/2, 3/4, 5/6; мягкое декодирование по алгоритму Витерби), шифрование.
    • Разработка аппаратного подуровня MAC: механизм верификации принимаемых пакетов, механизм исключения коллизий в эфире, механизм подтверждения передачи, механизм фильтрации пакетов, сопряжение с программным модулем MAC в ОС Linux mac80211.
  • Многоядерные процессорные устройства с многопоточной параллельной обработкой данных
    • Разработка многоядерных процессорных устройств, их микроархитектуры, системы команд, подсистем памяти и отладки.
    • Разработка систем с 4-мя ядрами ЦПУ, 64 разряда, с операциями целочисленными и с плавающей точкой двойной и одинарной точности в каждом ядре, с архитектурно заложенным внеочередным исполнением команд и архитектурно обусловленным параллельным исполнением команд на любом числе ядер и возможностью перераспределять ядра между независимыми потоками команд.
    • Разработка специализированных вычислительных сопроцессоров, для расширения системы команд в области тригонометрии и операций с матрицами и векторами.

Примеры проектов

  • ASIC
    Разработка устройств на ASIC/SoC (СнК)/БМК
    • ASIC. ИМС для работы с датчиками и чувствительными элементами. 16мм.кв. 180нм ULL EmbFlash TSMC, System Verilog. Модель, синтез, топология и подготовка производства (FrontEnd + BackEnd + fab). 
      • CPU, 4KiB ОЗУ, 32KiB ПЗУ FLASH, PGA, current source, АЦП (24 bit), ЦАП(12bit), POR, RC, ИОН, SPI, UART, I2C, OWI, GPIO, JTAG BS + FLASH programming.
    • ASIC. Микропроцессор 64бита. 144кв.мм. 180нм CMOS Silterra. VHDL. Модель, синтез и подготовка производства (FrontEnd + fab). Тесты на Teradyne Integra J750. 
      • 512KiB ОЗУ, шина - AMBA 2.0, Ethernet 10/100 (MAC), USB 2.0 device FS, UART, SPI, I2C, PWM, WDT, GP Timer, GPIO, интерфейс внешней памяти (SRAM, DRAM, PROM), ЦАП (10bit), АЦП (4ch, 16bit), PLL, JTAG BS + debugging system, корпус LQFP-256.
    • ASIC. Микропроцессор 64бита. 100кв.мм. 180нм CMOS Silterra. VHDL. Модель, синтез и подготовка производства (FrontEnd + fab). Тесты на Teradyne Integra J750. 
      • 128KiB ОЗУ, шина AMBA 2.0, UART, SPI, I2C, PWM, WDT, GP Timer, GPIO, корпус QFP-208, CQFP-240, -60°С… + 125°С.
    • ASIC. ИМС для потоковой обработки массивов данных. flip-chip 55нм LP и 28нм HPC TSMC, SystemVerilog. Модель, синтез и подбор IP блоков (FrontEnd). 
      • SerDes 25Gbps, AES, ядро обработки информации.
    • БМК аналого-цифровая. ИМС для работы с датчиками и чувствительными элементами. 250нм SOI Микрон. Verilog. Модель, синтез и топология (FrontEnd + BackEnd). 
      • CPU (8051), PGA, АЦП (16 bit), ЦАП (10 bit), POR, SPI, UART, GPIO, JTAG BS.
    • БМК. ИМС для теста технологий производства. 100 мм.кв. 250нм SOI Микрон. Verilog. Модель, синтез, топология и подготовка производства (FrontEnd + BackEnd + fab). Тесты на Формула HF2. 
      • 2 независимых набора логических функций, на которые подается воздействие от секвенсоров и фиксируется отклики встроенным анализатором, mil-std-1554, JTAG BS.
    • 4 цифровых проекта БМК. 240нм SOI Микрон. Verilog. Модель, синтез и топология (FrontEnd + BackEnd).
      • Аппаратное резервирование вычислительных ресурсов и каналов связи в рамках одного кристалла.
    • 15 цифровых проектов БМК. 500нм КМОП Ангстрем. Verilog. Модель и синтез(FrontEnd).
    • прототип ИМС для медицинского оборудования. 1мм.кв. 180нм Logic LV(1.5/3.3V) TSMC. SystemVerilog. Модель.
      • RC, LCD driver, POR, digital filters.
  • FPGA
    Проектирование устройств на FPGA (ПЛИС)
    • Преобразователь-корректор информации с датчиков угла (тригонометрические вычисления). Verilog. Altera. UART, внешний интерфейс памяти, внешний интерфейс АЦП.
    • Система машинного зрения (канал работы и видео-матрицей и предварительная обработка). Verilog. Xilinx ZYNQ. Контроллер интерфейса матрицы On-Semi, фильтр Собеля, AMBA AXI.
    • Платформа для прототипирования устройств с беспроводным интерфейсом связи WiFi (ieee 802.11ah), включая уровни: MAC, PLCP, PMD. Xilinx Spartan-6 + Xilinx Kintex-7
    • Прототипирование проектов ASIC/SoC/БМК.
  • IP
    IP (СФБ)/VIP (верификационная модель)
    • IP mil-std-1553 (ГОСТ Р 52070-2003)
    • IP ieee 802.11ah - MAC, PLCP, PMD
    • IP ГОСТ Р-3412.2015 алгоритм «Кузнечик»
    • IP блоки математических операций с числами в формате с плавающей запятой двойной точности (сложение, деление, умножение, умножение матриц, sin/cos, arctg, arcsin)
    • IP SPI
    • IP UART
    • IP I2C
    • IP PWM
    • IP CAN FD - MAC LLC level
    • IP CPU MC8051
    • IP OWI
    • IP TIMER, PWM, счетчик событий, захват событий
    • UVM VIP - mil-std-1553;
    • UVM VIP - SPI;
    • UVM VIP - UART;
    • UVM VIP - I2C;
    • UVM VIP - CAN FD;
    • UVM VIP - OWI;
    • UVM VIP - I2S;
    • UVM VIP - специализированные параллельные системные интерфейсы.